


# 技術解説



周波数、振幅、位相を自由自在に  
デジタル制御できる！

今こそ知りたいDDSの基礎と最新動向  
後編：デジタル・アップコンバータAD9957の評価、  
AD9912による受信機のローカル信号発生器

西村 芳一  
Yoshikazu Nishimura


前号に引き続き、DDSの最新動向についてご紹介いたします。

## 4 ワンチップでデジタル・アップコンバージョン処理ができるAD9957

アナログ・デバイセズの最近のDDSでぜひ使ってみてみたいLSIがあります。1 GHzクロックのAD9957です。図26にその全体のブロックを示しますが、このICはDDSというよりも、DDSを使ったデジタルI/Q変

調器です。もちろん普通に1 GHzのDDSとしても使えますが、とても魅力的なものです。エンジニアの一つの夢がかなった感じですよ。

ふつうI/Q変調を行う場合、図7(前編)のようにアナログI/Q変調の場合がほとんどでしょう。しかしながらアナログ特有のばらつきの問題を避けるために、これを全デジタル化したいと誰もが思うことでしょう。すなわち、アナログの不確定要素がないD-Aの出力がそのまま最終的な変調波になっているという状態



〈図26〉 1 Gbps直交デジタル・アップコンバータAD9957のブロック図(アナログ・デバイセズ)

です。アナログでは、素子のばらつきや、環境温度の変化の影響があるので、なんらかのキャリブレーションをしない限り直交度を出すのが難しかったりします。


例えば、AD9957のように最終的なD-Aのクロックが1GHzの場合は、図27のようにベースバンドのI/Q信号(変調信号)を1GHzまでオーバーサンプリングする必要があります。いくら何でもできる万能なFPGAがあるとはいっても、1GHzのデジタル信号を処理するのは不可能でしょう。そうすると、ある程度高いIF周波数までは全デジタルで、そのあとミキサを使って目的のキャリア周波数まで持ち上げる方法がもっとも採用されている妥協策です。

## 4.1 信号を変調するしくみ


AD9957はデジタル変調信号I/Q信号をサンプリング・レート $f_s$ で平行入力できます。そのほか同じくアナログ・デバイス社のDSP“Blackfin”のシリアル・インターフェースで入力することも可能です。問題は、そのサンプリング・レート $f_s$ とD-Aのクロックである最大1GHzの $f_c$ とが一致しないことです。

そのためこれまでの一般的処理では、図28のようにいったんクロック $f_s$ でD-Aコンバータを使い、アナログ信号に戻した後で、アナログのI/Q変調器を使ってキャリア周波数まで変調をかけます。すべてデジタルで処理するためには、サンプリング速度 $f_s$ のデータをD-Aコンバータのクロック速度 $f_c$ までオーバーサンプリングが必要になってきます。

ところが最大の $f_c$ は1GHzで、そこまでオーバーサ



〈図27〉完全デジタルI/Q変調器の構成




〈図28〉アナログとデジタルを妥協したI/Q変調器の構成

ンプリングすることは、高速のロジックがあるとはいえ簡単ではありません。そこでパソコン用CPUの内部ロジックのような高速処理をAD9957の内部回路がやってくれるのです。

## ● オーバーサンプリングの基本

基本的には、例えば2倍にオーバーサンプリングしようとする場合、図29のように $1/f_s$ のサンプル期間に1個のゼロを挿入します。そうするとサンプリング速度は2倍の $f_s$ となります。もともとサンプリング定



〈図29〉2倍オーバーサンプリングの原理